VIEW

인텔 [사진: 셔터스톡]

[디지털투데이 홍경민 인턴기자] 인텔이 기존 고대역폭 메모리(HBM)를 대체할 차세대 수직 적층형 메모리인 Z 앵글 메모리(ZAM) 기술을 앞세워 반도체 메모리 시장의 구조적 변혁을 예고했다.

13일(현지시간) IT매체 테크레이더에 따르면, 인텔은 다가오는 VLSI 컨퍼런스 논문을 통해 ZAM 기술을 공개할 예정이다. 이 기술은 칩을 평면으로 배치하는 기존 방식 대신 수직으로 쌓아 올리는 구조를 적용해 데이터 전송 속도를 높이고 전력 소모를 줄인 것이 핵심이다. 인텔이 기술 개발을 후원하고 소프트뱅크 자회사인 일본 사이메모리 코퍼레이션(Saimemory Corporation)이 상용화를 주도하고 있으며, 향후 엔비디아 차세대 AI 플랫폼에 탑재될 HBM4와 직접 경쟁 구도를 형성할 것으로 전망된다.

ZAM 내부구조 [사진: HPC wire]

ZAM 모듈은 총 9개의 기능 층을 수직으로 적층한 구조로 설계됐다. 최상단에는 단일 제어층이 배치되고, 그 아래로 8개의 D램(DRAM) 저장층이 쌓이는 형태다. 각 D램 층은 1.125GB의 저장 용량을 갖추고 있어 오버헤드를 제외하면 단일 모듈 기준 총 9GB 수준의 메모리를 제공한다. 특히 칩 사이를 분리하는 실리콘 기판 두께를 3마이크론 수준까지 줄이며 초박형 설계를 구현했다.

이 같은 대규모 수직 적층 구조를 안정적으로 연결하기 위해 인텔은 독자적인 퓨전 본딩 공법도 개발했다. 3개의 실리콘 관통 전극(TSV)이 모듈 전체를 관통하며 각 층을 연결하는 방식이다. 여기에 각 층마다 2~3개의 금속 링을 배치해 TSV와 결합함으로써 전력과 데이터 흐름의 안정성을 높였다. 인텔은 이를 통해 고집적 구조에서도 정밀성과 신뢰성을 확보할 수 있다고 설명했다.

성능 측면에서도 ZAM은 차세대 AI 메모리 시장의 판도를 바꿀 수 있는 기술로 평가된다. 사이메모리의 이전 발표에 따르면 ZAM은 현재 HBM3 대비 2~3배 빠른 속도를 구현할 수 있는 것으로 알려졌다. HBM3의 표준 대역폭인 819GBps를 기준으로 환산하면 최대 2.5TBps 수준의 총 처리량이 가능하다는 계산이다. 이는 엔비디아 베라 루빈 플랫폼에 적용될 예정인 HBM4와 맞먹는 수준의 성능으로 평가된다.

다만 상용화까지는 넘어야 할 과제도 적지 않다. 현재까지 ZAM의 실제 작동 프로토타입은 독립적인 검토 기관이나 제3자 테스트 실험실을 통해 공개된 바 없다. 특히 8개 층을 결함 없이 정밀하게 본딩하는 제조 공정은 산업적으로 아직 검증되지 않은 고난도 기술로 꼽힌다. 기술적 우위가 곧 시장 성공으로 이어진다고 장담할 수 없다는 점 역시 변수다.

또한 이미 글로벌 공급망과 생산 로드맵을 확보한 HBM4와의 생태계 경쟁도 중요한 과제로 떠오르고 있다. 업계 전반의 폭넓은 채택과 지원을 확보하지 못할 경우, 뛰어난 기술 사양에도 불구하고 표준 경쟁에서 밀릴 가능성이 있기 때문이다. 이에 따라 오는 6월 열리는 VLSI 컨퍼런스 발표는 인텔의 ZAM 기술이 단순한 개념 제시에 그치지 않고 실제 상용 기술로 구현될 수 있을지를 가늠할 중대한 분수령이 될 전망이다.